2nm半导体制造工艺新进展，台积电预计明年2几度安装设备

10 月 12 日消息，台积电正加速迈向 2nm。根据 MoneyDJ 报道，位于新竹宝山的台积电工厂预计于 2024 年第 2 季度开始安装设备，预计 2025 年第 4 季度量产，初期月产量约 3 万片晶圆。

台积电的高雄工厂目前也正在积极“备战”，预估将会在 N2 工艺登场 1 年后，采用背面供电技术，量产 N2P（2nm 加强版）工艺。

IT之家此前报道，台积电此前透露信息，在 N2 工艺上扩展背面电源轨（backside power rail）解决方案，减少红外衰减和改善信号，性能可以提高 10% 至 12%，并让逻辑面积减少 10% 至 15%。

台积电计划 2025 年下半年向客户交付背面电源轨样品，并与 2026 年量产。

三星此前公布的半导体规划，2025 年大规模量产 2nm，2027 年量产 1.4nm；而英特尔方面，预估 2024 年上半年量产 l 采用 Gate All Around（GAA）技术 RibbonFET 电晶体架构的 20A，2025 年量产 18A。